×

Registrierung

Profil Informationen

Login Daten


Sie sind bereits registriert?

Login

Vorname ist erforderlich!
Nachname ist erforderlich!
Vorname ist nicht gültig!
Nachname ist nicht gültig!
Das ist keine E-Mail Adresse!
E-Mail Adresse ist erforderlich!
Die E-Mail Adresse ist bereits registriert!
Passwort ist erforderlich!
Geben Sie ein gültiges Passwort ein!
Bitte geben Sie mehr als 6 Zeichen ein!
Bitte geben Sie 16 oder weniger Zeichen ein!
Passwörter stimmen nicht überein!
Sie müssen die AGB bestätigen!
E-Mail oder Passwort ist falsch!

Optionen

CADSTAR PCB Design

CADSTAR-Optionen

Neben dem gewählten CADSTAR-Bundle können noch weitere individuelle CADSTAR-Module hinzugefügt werden, mit denen eine an die jeweiligen Anforderungen angepasste CADSTAR-Suite zusammengestellt werden kann.

Board Modeler Lite

Board Modeler LiteCADSTAR Board Modeler Lite schließt die Lücke zwischen Elektronik- und Mechanik-Design und optimiert den Entwicklungsablauf, indem es die Zahl der Design-Iterationen reduziert. Abstandsfehler werden vermieden, die Genauigkeit wird verbessert, da die Positionen der Teile präzise auf das mechanische Gehäuse abgestimmt werden können, und Ressourcen werden optimiert, indem physikalische Prüfwerkzeuge in die CADSTAR-Design-Umgebung integriert werden.

CADSTAR Board Modeler Lite ermöglicht eine bidirektionale Datentranslation zwischen CADSTAR und jedem mechanischen 3D-Design-System mit dem generischen Datenformat STEP oder ACIS.

HauptmerkmaleBoard Modeler Lite

  • Erzeugen eines 3D-Modells Ihres Leiterplatten-Designs mit allen Details zur Optimierung der Produktdokumentation
  • Prüfen des absoluten Abstands zwischen Bauteilen und mechanischen Befestigungen
  • Visualisierung aller komplexen Bestückungen zur Veränderung
    sowohl der elektronischen als auch der mechanischen
    Design-Daten in einer einheitlichen Umgebung.

Board Modeler LiteAngaben zu Leiterbahnen und Kupferflächen können ebenfalls eingeschlossen werden, so dass eine Prüfung der Kontakte oder Abstände zwischen der Leiterplatte und dem Gehäuse durchgeführt oder die Verbindung zwischen den Leiterbahnen auf Innenlagen mittels Schnittansicht überprüft werden kann.

Änderungen von Grafiken in 3D können unkompliziert mit einer SpaceMouse durchgeführt werden, die genaue Positionierung von Bauelementen in allen drei Achsrichtungen erfolgt über das integrierte Ausricht-Werkzeug. Das heißt, alle Teile der Leiterplatte können zur Vermeidung möglicher Kollisionen mit anderen Teilen oder dem Gehäuse an eine andere Stelle gesetzt werden. Dynamische Abstandsfehler werden beim Verschieben der Teile angezeigt und es kann die exakte Konfliktstelle dargestellt werden.

CADSTAR

Für Kollisionsprüfungen und Messungen zur Prüfung des vollständigen Produkts, einschließlich der mechanischen Bauteile wie Gehäuse, Stecker und Kabel, können mehrere Leiterplatten konvertiert und gemeinsam als Modell dargestellt werden.

Board Modeler Lite umfasst einen 3D-Modellassitenten-Generator für elektronische Komponenten. Diese können auch aus einer Reihe von Online-Ressourcen importiert werden.

kostenlos Testen Preise Download

 


 

Constraint Browser

CADSTAR-Software

CADSTAR unterstützt einen neuen Constraint-Browser, mit dem sich Constraints während der Schaltungsentwicklung definieren lassen. Darüber hinaus umfasst CADSTAR 13.0 ein verbessertes System zur Constraint-Verwaltung, das Constraint Browser und Constraint Manager bei der Bearbeitung von Constraints eine Schlüsselrolle zuweist und somit eine fortschrittliche Constraint-Verwaltung ermöglicht.

Der Constraint Browser führt die Entwickler durch einen vollständig integrierten, constraint-basierten Design-Prozess, um die Leistungsanforderungen von Highspeed-Designs zu erfüllen.

Zusätzlich ist eine fortschrittliche Topology Editor Erstellung und eine größere Anzahl von Netztopologien im Constraint Manager und Constraint Browser verfügbar. Um den gewünschten zeitlichen Anforderungen an High-Speed-Netze zu erreichen, müssen Entwickler die richtige Pin-Reihenfolge für das Routing bestimmen. Der
Topologie-Editor in Constraint Browser bietet dem Entwickler eine
schematische Darstellung des kompletten Signals. Innerhalb des Topologie-Editor können Anwender manuell Topologien zuweisen oder die vordefinierten Optionen wie Daisy-Chain-, H-Baum oder Stern
Topologien verwenden. Die so erstellten Topologien verwenden Sie als Vorlagen für weitere High-Speed-Netze.

 

kostenlos Testen Preise Download


 

Dragon Router

CADSTAR-Software

Die Zukunft des Leiterplatten-Routing: die Dragon AutoRouting Plattform

Elektronikdesigns entwickeln sich immer schneller weiter, sodass Designregeln stets und ständig geändert werden müssen.

Erfahren Sie, wie Sie mit der Dragon AutoRouting Plattform wertvolle Arbeitszeit und Geld sparen und gleichzeitig absolut exakte Designs abliefern.

  • Wünschen Sie sich nicht auch einen Entflechtungsassistenten, der Ihnen die besten Strategien vorschlägt?
  • Wären 45°-Routing und eine kontrollierte Entflechtung von Differenzialpaaren nicht perfekt?
  • Sie möchten gerne die Routing-Zeit spürbar reduzieren, um Kosten und Zeit zu sparen?
  • Wie wird dies alles möglich? Was ist der Hauptzweck der Dragon Plattform?

Informieren Sie sich umfassend über den integrierten Entflechtungsassistenten; den revolutionären, zielgerichteten Lösungsansatz und den weltweit führenden Differenzialpaar-Router. Und erfahren Sie, was Anwender über die Plattform sagen.

kostenlos Testen Preise Download

 


 

IDF Interface

Das bidirektionale IDF Interface ermöglicht die Übergabe von Leiterplattendaten in Ihr MCAD System. Das ermöglicht die Zusammenarbeit zwischen der mechanischen Konstruktion und der elektronischen Entwicklung. Das IDF Interface bietet eine optimierte Umgebung speziell für die gleichzeitige elektronische Entwicklung und mechanische Überprüfung von Leiterplatten-Layouts, wodurch Effizienz und Genauigkeit erheblich verbessert werden.

CADSTAR-Software

 

kostenlos Testen Preise Download

 


 

FPGA Design

CADSTAR FPGA kombiniert die Active-HDL Lite Designsimulationsumgebung CADSTAR-Softwarevon Aldec mit Zukens Desktop-Suite für PCB-Design, CADSTAR. Sie können umfangreiche FPGA-Designs bearbeiten und sich auf vollständige Unterstützung für die Technologie mehrerer FPGA-Anbieter, wie Actel, Altera, Lattice, Quicklogic und Xilinx, verlassen. Das Modul führt auch Mixed-VHDL- und Verilog-Simulation durch und erfüllt strikt die aktuellen IEEE-Sprachnormen.

CADSTAR FPGA bietet einen universellen Projektmanager, der sämtliche Designdateien für Simulation, Synthese, Platzierung und Wegsuche sowie Steckerbelegung auf der Platine steuert. Diese integrierte Lösung unterstützt robuste I/O-Synchronisation zwischen FPGA-Gerät und PCB und hilft Ihnen somit bei der Optimierung von Entflechtungsmustern für hochdichte Geräte wie z.B. BGAs. Eingeschlossen ist außerdem die Möglichkeit, Zukens erweiterten P.R. Editor XR 2000 für CADSTAR kennenzulernen.

Begrenzungen der Testversion

Bitte beachten Sie, dass die Testversion gegenüber der Vollversion folgende Begrenzungen hat: 

  • Maximale Simulationslaufzeit 2 ms 
  • Leistungsbegrenzung 6-fache Verzögerung (bis zu 2.000 Designbeispiele) 
  • Leistungsbegrenzung 20-fache Verzögerung (bis zu 10.000 Designbeispiele) 
  • Spitzenbegrenzung – über 10.000 Beispiele – Simulation läuft bei 1% der Vollversion 
  • Die vollständigen Angaben zu den sonstigen Begrenzungen können Sie im FPGA-Datenblatt nachlesen.

HINWEIS: Bevor Sie die Installation von CADSTAR FPGA abschließen können, müssen Sie Ihre MAC-Adresse angeben.

So finden Sie Ihre MAC-Adresse

Damit Sie die Installation von CADSTAR FPGA abschließen können, benötigen Sie Ihre MAC-Adresse. Sie finden Ihre MAC-Adresse, indem Sie die folgenden drei Schritte ausführen: 

  • Wenn TCP/IP installiert ist, starten Sie vom Eingabeaufforderungsfenster aus ipconfig/all. 
    (Klicken Sie Start und anschließend Run und tippen Sie dann cmd in das Textfeld.) 
  • Tippen Sie ipconfig/all in das Eingabeaufforderungsfenster.
  • Die 12-stellige physische Adresse ist auch die MAC-Adresse.

kostenlos Testen Preise Download

 


 

HighSpeed/PR.Editor XR5000HS

CADSTAR Place & Route Editor 5000HS (High-Speed) befolgt eine Vielzahl CADSTAR-Software für Highspeed-Designvon Schaltungsregeln für schnelle Schaltkreise, beispielsweise Mindest-/Maximallänge, Laufzeitdifferenz, Verzögerungs- und Crosstalk-Grenzen, um enge Zeit- und Rauschgrenzen einzuhalten. Mit manuellen und automatischen Bearbeitungswerkzeugen können Netze exakt auf die Länge der Leiterbahnen oder die Laufzeit abgestimmt werden, um optimale Timing-Charakteristiken zu erzielen.

CADSTAR-Software für PCB-Design

Mit seiner vertrauten tabellenartigen Benutzeroberfläche bietet der integrierte Constraint Manager eine schnelle und effektive Möglichkeit, um selbst komplexeste Netz-Constraints zu erzeugen und anzuzeigen. Kritische Netze können zu logischen Gruppen zusammengefasst, durch Zuordnung von Differenzialpaaren, Laufzeitdifferenzgruppen oder 'Familien' mit einem Constraint versehen werden, um mit wenigen Mausklicks eine Constraint-Hierarchie aufzubauen. Die Constraint-Angaben werden in einer Datenbank gespeichert, die für das Leiterplatten-Layout, das Routing, die Prüfung und die Analyse genutzt werden kann und für einen reibungslosen Datenaustausch sowie eine einheitliche Benutzeroberfläche aller Anwendungen im Entwicklungsablauf sorgt.

CADSTAR-Software für PCB-Design

Um die gewünschten zeitlichen Anforderungen bei Hochgeschwindigkeitsnetzen zu erreichen, müssen die Entwickler beim Routing die richtige Konnektivität sowie die Reihenfolge der Anschlusspunkte beachten. Mit Topology Editor können Entwickler das komplette Signal im Schema darstellen, mit Werkzeugen für die Zuordnung vordefinierter Topologien wie Daisy Chain, H-Tree oder Stern, oder für die Erzeugung individueller Vorlagen für eine Reihe von Highspeed-Netzen. können Entwickler das komplette Signal im Schema darstellen, mit Werkzeugen für die Zuordnung vordefinierter Topologien wie Daisy Chain, H-Tree oder Stern, oder für die Erzeugung individueller Vorlagen für eine Reihe von Highspeed-Netzen.

CADSTAR-Software

CADSTAR Constraint Browser, mit erweitertem Topologie-Support, bietet Elektronikentwicklern eine schnelle und effektive Möglichkeit bereits in der anfänglichen Entwicklungsphase Regeln und Netz-Constraints für den Schaltplan festzulegen. Er nutzt dieselbe Datenbank und Benutzeroberfläche wie der Constraint Manager und ermöglicht dadurch einen einheitlichen Ansatz in Bezug auf das Regel-Management, der während des gesamten Entwicklungsprozesses angewandt werden kann.

Überlegungen für die Fertigung

Nach Bedarf können Layouts optimiert werden, um die Gesamtlänge der Leiterbahnen zu minimieren, die Zahl der Durchkontaktierungen zu reduzieren und die Produktionsvorbereitung zu verbessern, mit Optionen zur Optimierung der Leiterbahnen, Einfügung von Teardrops sowie Beseitigung von Säurefallen. Testpunkte für Clamshell-Befestigungen oder Flying-Probe-Tester können, falls zulässig, bereits vorhandenen Design-Merkmalen zugeordnet oder als benutzerdefinierte Testpunktelemente eingefügt werden.

Intelligentes Autorouting mit Dragon Autorouter

Die Routing-Plattform Dragon Autorouter basiert nicht mehr auf der traditionellen parametergesteuerten Entflechtung sondern ist eine alternative Methodik, bei der man künstliche Intelligenz mit einem strategiebasierten Ansatz zur Lösung von Routing-Aufgaben kombiniert hat. Der Routing Consultant unterzieht das Design zunächst einer Reihe von hochrangigen „Experten“-Prüfungen, um mögliche Blockaden zu erkennen. Zur Beseitigung dieser Hindernisse können iterativ weitere Analysen durchgeführt werden. Anhand der während der Analyse gewonnenen Informationen kann der Routing Consultant anschließend automatisch eine Routing-Strategie für das jeweilige Design erzeugen und das Routing automatisch vervollständigen.

kostenlos Testen Preise Download

 


 

Placement Planner

CADSTAR Placement Planner ermöglicht Ingenieuren das Durchführen vonCADSTAR-Software Platzierungsstudien und das Verifizieren von Design Anforderungen bereits früh im Entwicklungsprozess. Da die High-Speed-Anforderungen immer anspruchsvoller werden, ist die optimale Platzierung kritischer Komponenten zunehmend eine Notwendigkeit.

Placement Planner unterstützt die Erstellung und den Import von Board-Outlines aus mechanischen Systemen sowie die Platzierung von Komponenten anhand von Design-Regeln und Constraints. So wird sichergestellt, dass Richtlinien von Anbietern korrekt umgesetzt werden.

kostenlos Testen Preise Download

 


 

Power Integrity Advance

CADSTAR Power Integrity Advance ermöglicht eine schnelle und praktische CADSTAR-SoftwareAnalyse der Stromsignalintegrität und der elektromagnetischen Interferenz- Werkzeuge für EMV-Analyse, AC- und DC-Stromaufnahmemessung- helfen dabei, die beste Entkoppelungs- und Stromverteilungsstrategie für das Layout zu ermitteln.

Designs mit komplexen ICs mit vielen Anschlusspunkten, beispielsweise FPGAs, DSPs und CPUs, arbeiten mit mehreren Spannungsschienen-Dies erfordert was eine sorgfältige Planung des Stromverteilungssystems, um parasitäres Rauschen und schnelle Schaltströme, die sich negativ auf die Systemleistung und das EMV-Verhalten auswirken können, zu minimieren.

Power Integrity Advance ermöglicht ein umfassendes EMV-Screening der Leiterplatte, sowohl für Gegentakt- als auch für Gleichtakt-EMV auf Leiterplattenebene, so dass der Layout-Fachmann bereits in einem frühen Stadium potenzielle Hotspots elektromagnetischer Emissionen erkennen und sie durch Neuanordnung von Komponenten, Routing, Layer-Zuordnung und Stromverteilungsstrategien auflösen kann.

>  

DC Analysis erzeugt eine entsprechende DC-Schaltung der Leiterplatte mit Modellinformationen zur Überprüfung des DC-Spannungsabfalls und des Stromflusses. Hiermit können Design-Merkmale wie Flächenaufteilung oder Bereiche mit hoher Durchkontaktierungsdichte, die zu Spannungsabfällen am Zielbauelement führen können, identifiziert werden. AC Analysis prüft die Impedanzcharakteristiken der Ebenen und unterstützt den Elektronikentwickler bei der Planung und Auswahl des Entkoppelungskondensatornetzes, wodurch der Einbauraum auf der Leiterplatte optimiert und die korrekte Verteilung der Entkoppelungskondensatorwerte festgelegt werden kann.

kostenlos Testen Preise Download

 


 

Rules by Area

Ist eine Option zum Definieren von Design-Regeln für verschiedene CADSTAR-SoftwareDesign-Bereiche. Rules-by-Area entflechtet das PCB Layout z.B. automatisch unter Nutzung reduzierter Leiterbahnbreiten für kleine, komplexe und dichte Bauteile (BGAs und SMDs). Somit kann eine 100-prozentige Entflechtung erreicht werden und die Lagenanzahl wird reduziert.

Diese Option nutzen Sie, wenn bestimmte Bauteilgrö&szligen immer kleiner werden und geforderte Abstände nach Standard-Design-Regeln gefordert sind, wie es z.B. bei BGAs vorkommt. Definieren Sie innerhalb dieser Bereiche gesonderte Leiterbahn AbstÄnde oder reduzieren Sie die VIA – Größen.

kostenlos Testen Preise Download

 


 

Schematic & Variants

CADSTAR Schematic Capture ermöglicht die schnelle und effiziente Erfassung von Design-Absicht, Regeln und Constraints in der Elektronikentwicklung und sorgt so für einen reibungslosen und fehlerfreien Übergang zum PCB-Layout.

Datenintegrität und -organisation

Schlüssel für den Erfolg der CADSTAR-Suite ist der hohe Vernetzungsgrad der CADSTAR Schematic CaptureDatenstruktur, die im gesamten Entwicklungsablauf die Netzintegrität gewährleistet, so dass der Entwickler stets sicher sein kann, dass in Schematic Capture hinzugefügte logische Verbindungen auch im fertigen Leiterplatten-Layout vorhanden sind. So kann der Entwickler logische Schaltkreise hierarchisch, mit Multisheets oder beidem entwickeln. Zonen bieten eine intelligente Möglichkeit, innerhalb des Designs zu navigieren und an jede Stelle zu springen.

Schematic CaptureCADSTAR Schematic Capture behält den Überblick über das Design und erhält so die Integrität der Netzliste. Außerdem stellt die Lösung sicher, dass eindeutige Referenznamen verwendet werden. Design-Komponenten werden nachverfolgt und Ihre Ideen so genau erfasst. Eine Versionskontrolle sowohl der Symbole als auch der Teile gewährleistet stets die Aktualität des Designs entsprechend den neuesten Änderungen in der Bibliothek.

Geschwindigkeit und Genauigkeit

Eleganteres und schnelleres Arbeiten durch Wiederverwenden oder durch Importieren vorhandener Design-Daten aus einem anderen System mit Design Migration.

Kopieren und Einfügen von Design-Blöcken, ganzen Blättern oder nur einzelnen Teilen aus einem anderen Design oder Verwendung bewährter logischer und physischer Schaltungen durch Design-Wiederverwendung. Drüber hinaus kann durch Hinzufügen von Varianten das Potenzial Ihres Produkts in verschiedenen Märkten durch Kennzeichnung nicht eingebauter oder alternativer Teile maximiert werden.

Definition von Regeln und Constraints

Neben Leiterbahnbreite, Netzklasse und Abstandsklasse (besondere Abstandsregeln) können viele unterschiedliche Constraints für die Steuerung der CADSTAR-Tools High-Speed Design, SI Verify und Power Integrity Advance mit dem Constraint Browser zugewiesen werden.

Ausgabedaten generieren

Schematic Capture kann intelligente PDF-, Stücklisten- und andere Ausgaben im Standardformat, mit dem eingebauten Report Generator auch in jedem benutzerdefinierten Format, generieren. Daten von Netzlisten, einschließlich Dateien im SPICE-Format und Listen von Anschlusspunkten zur FPGA-Integration, können auch in die Werkzeuge von Drittanbietern exportiert werden. Mit dem OLE-Toolkit können darüber hinaus eigene Anwendungen hinzugefügt und in CADSTAR integriert werden.

Anzeige und Prüfung

Zonenmarker, kombiniert mit konfigurierbaren Netzreferenzen, vereinfachen die Signalverfolgung umfangreicher Designs, Cross-Probing hilft bei der Lokalisierung und Hervorhebung von Bauelementen in jeder CADSTAR-Anwendung, einschließlich Schematic Capture, Constraint Browser, PCB Layout, Place & Route Editor, SI Verify und Power Integrity Advance.

Mit dem kostenlosen CADSTAR Design Viewer können Design-Daten (Schaltplan und Leiterplatten-Layout) mit Kollegen und Kunden ausgetauscht werden.

Bibliotheken

CADSTAR Schematic Capture umfasst eine Bibliothek fertiger Bauteile sowie den Graphical Library Editor mit Symbolassistenten. Der Entwickler kann entweder eigene Teile definieren oder aus der Online-Bibliothek von Zuken aus über 250.000 Teilen auswählen.

Bibliotheksattribute helfen je nach Bedarf bei der Suche und Pflege der Versionsprüfung, der Verfolgung von Obsoleszenzen, der Integration von Verknüpfungen in Datenblätter und Websites und der Hinzufügung benutzerdefinierter Felder. Die Teilebibliothek kann in jeder ODBC-konformen Datenbank gespeichert werden und ermöglicht eine Integration in die Entwicklungs- oder MRP-Systeme.

kostenlos Testen Preise Download

 


 

Signal Integrity Verify

CADSTARCADSTAR SI Verify ist ein Werkzeug zur Prüfung der Signalintegrität vor und nach dem Layout, mit dem Entwickler das Design organisieren, Constraints festlegen, prüfen und analysieren und so Risiken minimieren, die Zahl der Prototypen reduzieren und Entwicklungszyklen verkürzen können.

Als nahtlos in die CADSTAR-Design-Suite integriertes Modul nutzt CADSTAR SI Verify die tabellenartige Oberfläche des Constraint Manager, die auch die Design-Navigation und Constraint-Eingabe beim Highspeed-Router CADSTAR Place & Route, bei SI Verify und Power Integrity Advance vereinfacht.

Der grafische Scenario Editor ermöglicht die Prüfung alternativer Design-Strategien zur Beurteilung der bestmöglichen Methode zur Erreichung der Design-Ziele. Zur Evaluierung verschiedener Terminierungen und Netztopologien kann ein virtueller Prototyp entweder mittels vom Anbieter bereitgestellter IBIS-Modelle oder mit generischen Bauelementen aus der eingebauten Bibliothek erstellt werden.

>  

Mit CADSTAR SI Verify können sowohl im Zeit- als auch im Frequenzbereichsmodus Parameter der Übertragungsstrecke analysiert, eine schnelle Analyse von Reflexion und Crosstalk durchgeführt und Timing- und Verzögerungscharakteristiken gemessen werden. Interaktiv oder im Batch-Modus erhält man eine Reihe von Ergebnissen wie Impedanz, Leitungskoppelung, S-Parameter, schnelle Fourier-Transformation und Augendiagramme, die automatische Signalevaluation bietet einen umfassenden Bereich numerischer Datenpunkte.            

Experimentieren Sie mit passiven Bauelementwerten oder verschiedenen Übertragungsstrecken und ermitteln Sie mit Parameter Sweep die optimalen Werte. Passive SPICE-Modelle können ebenfalls verwendet werden und es können gleichwertige Schaltungsmodelle zur Darstellung parasitärer Bauelemente im Modell erzeugt werden.

kostenlos Testen Preise Download

 


 

Variant Manager

Variant Manager ermöglicht Entwicklern die Änderung jeder Komponente, um CADSTAR-SoftwareAnforderungen für unterschiedliche Produktvarianten oder Vorgaben für internationale Märkte zu erfüllen. Sämtliche Informationen werden in einem gemeinsamen Design-File gespeichert.

Außerdem werden zu einem frühen Zeitpunkt in einem Produktentwicklungszyklus für jede Variante mehrere Stücklisten erzeugt, sodass der Einkaufsabteilung ausreichend Zeit zur Verfügung steht, um über den Einkauf von Komponenten zu verhandeln.

kostenlos Testen Preise Download