×

Registrierung

Profil Informationen

Login Daten


Sie sind bereits registriert?

Login

Vorname ist erforderlich!
Nachname ist erforderlich!
Vorname ist nicht gültig!
Nachname ist nicht gültig!
Das ist keine E-Mail Adresse!
E-Mail Adresse ist erforderlich!
Die E-Mail Adresse ist bereits registriert!
Passwort ist erforderlich!
Geben Sie ein gültiges Passwort ein!
Bitte geben Sie mehr als 6 Zeichen ein!
Bitte geben Sie 16 oder weniger Zeichen ein!
Passwörter stimmen nicht überein!
Sie müssen die AGB bestätigen!
E-Mail oder Passwort ist falsch!

CADSTAR FPGA Design

CADSTAR FPGA Design
Zzgl. Steuern: 1.303,00 € Inkl. Steuern: 1.550,57 €

CADSTAR FPGA unterstützt die Formate Actel, Altera, Lattice, Quicklogic und Xilinx von einem universellen Projektmanager aus, der sämtliche Designdateien für Simulation, Synthese, Platzierung und Wegsuche sowie Steckerbelegung auf der Platine steuert.


Verfügbarkeit: Verfügbar

* Notwendige Felder

Zzgl. Steuern: 1.303,00 € Inkl. Steuern: 1.550,57 €
 Ausdrucken
Beschreibung

 

CADSTAR FPGA kombiniert die Active-HDL Lite Designsimulationsumgebung von Aldec mit Zukens Desktop-Suite für PCB-Design, CADSTAR. Sie können umfangreiche FPGA-Designs bearbeiten und sich auf vollständige Unterstützung für die Technologie mehrerer FPGA-Anbieter, wie Actel, Altera, Lattice, Quicklogic und Xilinx, verlassen. Das Modul führt auch Mixed-VHDL- und Verilog-Simulation durch und erfüllt strikt die aktuellen IEEE-Sprachnormen.

 

CADSTAR-Software

CADSTAR FPGA bietet einen universellen Projektmanager, der sämtliche Designdateien für Simulation, Synthese, Platzierung und Wegsuche sowie Steckerbelegung auf der Platine steuert. Diese integrierte Lösung unterstützt robuste I/O-Synchronisation zwischen FPGA-Gerät und PCB und hilft Ihnen somit bei der Optimierung von Entflechtungsmustern für hochdichte Geräte wie z.B. BGAs. Eingeschlossen ist außerdem die Möglichkeit, Zukens erweiterten P.R. Editor XR 2000 für CADSTAR kennenzulernen.

 

 

Begrenzungen der Testversion

Bitte beachten Sie, dass die Testversion gegenüber der Vollversion folgende Begrenzungen hat: 

  • Maximale Simulationslaufzeit 2 ms 
  • Leistungsbegrenzung 6-fache Verzögerung (bis zu 2.000 Designbeispiele) 
  • Leistungsbegrenzung 20-fache Verzögerung (bis zu 10.000 Designbeispiele) 
  • Spitzenbegrenzung – über 10.000 Beispiele – Simulation läuft bei 1% der Vollversion 
  • Die vollständigen Angaben zu den sonstigen Begrenzungen können Sie im FPGA-Datenblatt nachlesen.

HINWEIS: Bevor Sie die Installation von CADSTAR FPGA abschließen können, müssen Sie Ihre MAC-Adresse angeben.

 

So finden Sie Ihre MAC-Adresse

Damit Sie die Installation von CADSTAR FPGA abschließen können, benötigen Sie Ihre MAC-Adresse. Sie finden Ihre MAC-Adresse, indem Sie die folgenden drei Schritte ausführen: 

  • Wenn TCP/IP installiert ist, starten Sie vom Eingabeaufforderungsfenster aus ipconfig/all. 
    (Klicken Sie Start und anschließend Run und tippen Sie dann cmd in das Textfeld.) 
  • Tippen Sie ipconfig/all in das Eingabeaufforderungsfenster.
  • Die 12-stellige physische Adresse ist auch die MAC-Adresse.

 

 

kostenlos Testen Download

Optionen

CADSTAR Optionen - weitere individuelle CADSTAR-Module

  • CADSTAR Schematics & Variants ist getrennt als Add-on erhältlich. So kann das CADSTAR-Netzwerk schnell, einfach und kosteneffektiv auf das gesamte Entwicklungsteam ausgeweitet werden.
  • Variant Manager stellt sicher, dass nur ein Master-Design mit allen Produktionsvarianten beibehalten wird, sei es für Varianten mit Angabe der nicht eingebauten Artikel oder alternativen Artikelnummern.
  • Mit CADSTAR FPGA kann der CADSTAR-Design-Prozess zusätzlich mit HDL-Entwicklungsfunktionen ausgerüstet werden, für die eine 30-Tage-Demo-Software zur Verfügung steht.
  • Placement Planner bietet dem Elektronikentwickler interaktive und automatische Platzierungs- und Prüfwerkzeuge zur Vorplatzierung kritischer Komponenten und wiederverwendbarer Blöcke, die Definition der Leiterbahnbreiten und Abstands-Constraints, die Aktualisierung des Layer-Stapels um sicherzustellen, dass die Impedanzregeln erfüllt wurden und vieles mehr.
  • Die IDF-Schnittstelle ist eine einfache Möglichkeit zum Austausch von Leiterplattenprofil- und Platzierungsdaten zwischen dem Leiterplatten-Layout und Ihrem 3D-MCAD-Design-Tool.
  • Board Modeler Lite ermöglicht umfassende 3D-Integrations-, Visualisierungs- und Kollisionsprüfungen sowie 3D-Bibliotheksmanagements und schließt damit die Lücke zwischen 3D-MCAD und ECAD.
  • Place & Route Editor XR5000HS enthält nicht nur die bewährte Highspeed-Routing-Technologie von Zuken für das längen- oder zeitbegrenzte Routing, Differenzialpaar-Routing, und Impedanzkontroll-Routing, sondern auch Rules-by-Area und eine Vielzahl anderer äußerst leistungsfähiger Routing-Hilfsprogramme.
  • Dragon Autorouter vereinfacht hoch komplexe digitale Layouts durch Automation von Routing-Prozessen.
  • Mit SI Verify können Sie die Datenqualität Ihrer digitalen Designs analysieren, alternative Strategien austesten und vorgeschlagene Lösungen prüfen, ohne Zeit und Aufwand in den Bau eines Prototyps investieren zu müssen.
  • Power Integrity Advance hilft bei der Voraussage, Analyse und Kontrolle von Design-Problemen, welche sich auf die Stromverteilung und EMV-Emission Ihres Leiterplatten-Layouts auswirken.


  Fragen? Wünsche? Anleitung gesucht?  (CSK Support kontaktieren Sie hier)

Zusätzliche Informationen

Zusätzliche Information

Hersteller Zuken
Herstellerland Japan
Aktuelle Version 15
Versandkosten für Deutschland kostenlos

 

Systemvoraussetzungen

BETRIEBSSYSTEM:
Windows 8.1, Windows 8, Windows 7, Windows Vista
Windows XP (wird nicht länger von Microsoft unterstützt) 
Alle Versionen sowohl 32bit als auch 64bit.

 

HARDWARE MINDESTANFORDERUNGEN:
1 GHz INTEL Pentium Prozessor (2GHz empfohlen)
Mind. 2 GB hard disc (NTF'S Format)
250MB Diskspeicher für die vollständige CADSTAR Installation und Bibliothek
1 GB RAM (2GB epmfohlen)
512 MB virtueller Speicher/ Auslagerungsdatei
1280 x 1024 Bildschirm, 256 Farben
CD-ROM Laufwerk
PS-2 kompatible 3 Tasten Maus
USB Port